Vous êtes ici : Accueil » Réunions » Réunion

Identification

Identifiant: 
Mot de passe : 

Mot de passe oublié ?
Détails d'identification oubliés ?

Manycore temps réel embarqué et faible consommation

Nous vous rappelons que, afin de garantir l'accès de tous les inscrits aux salles de réunion, l'inscription aux réunions est gratuite mais obligatoire.

S'inscrire à la réunion.

Inscriptions

10 personnes membres du GdR ISIS, et 5 personnes non membres du GdR, sont inscrits à cette réunion.
Capacité de la salle : 30 personnes.

Le GdR ISIS prend en charge les déplacements des organisateurs des réunions et des orateurs. Le GdR prend aussi en charge les déplacements des participants aux réunions membres d'un laboratoire adhérent du GdR dans la limite d'un doctorant et d'un permanent par laboratoire académique et par réunion, ou d'une personne par adhérent du club des partenaires et par réunion.

Pour le transport et pour l'hébergement, vous êtes priés d'utiliser le portail SIMBAD du CNRS si vous en avez la possibilité. Cela est en particulier obligatoire si vous êtes membre d'une unité CNRS (UPR, UMR, UMI, URA, FRE). Les réservations d'hôtel sont possibles si la réunion dure plus d'une journée ou si le lieu d'habitation le justifie. Dans le cas où le laboratoire n'est pas une unité CNRS, merci d'envoyer votre demande de prise en charge de la mission à l'adresse DR01.soutien­unites@cnrs.fr en précisant que la mission relève du GdR ISIS.

Si vous utilisez votre véhicule personnel pour une distance supérieure à 300 kilomètres (aller+retour), le GdR ne rembourse pas vos frais de transport.

Les ordres de mission doivent être remplis au moins 7 jours avant la mission. Les réservations sur le site SIMBAD doivent être effectuées au moins deux semaines avant la mission.

Aucun remboursement de frais de transport ou d'hôtel avancés par l'agent ne peut plus être effectué au retour de la mission.

Annonce

Après la notion du processeur multi-coeur, nous sommes entrés dans l'ère des processeurs manycore. Ces CMP (Chips Multi Processor) sont construits selon différentes architectures en termes d'ALU, d'architectures mémoire, de systèmes de mémoires cache, etc. Des architectures plus simples sont aussi plus faciles à concevoir et à tester. Il en résulte un TTM (Time-To-Market) beaucoup plus rapide et donc un coût de conception plus bas. Des architectures plus complexes permettront au contraire d'optimiser les performances du système que cela soit au niveau des temps d'exécution comme de la consommation électrique.

Pour un utilisateur, il existe un certain nombre de défis à franchir pour tirer parti de ces processeurs manycore. Par exemple, comment utiliser les ressources matérielles d'une manière optimale pour augmenter les performances temporelles et la consommation ? Comment augmenter l'interaction matérielle et logicielle pour faciliter l'exploitation du parallélisme de différents niveaux ? Comment implémenter efficacement des applications des domaines pressentis comme la Télécom, le traitement du signal et le traitement d'images, etc. ?

Cette journée « Manycore temps réel et faible consommation » couvre plusieurs aspects (liste non exclusive)&nsbp;: Architecture, Outils de programmation, Librairie et Applications. A l'heure actuelle, le programme de la journée est composé de six présentations :

Les nouvelles propositions (titre, auteurs, résumé) sont attendues et sont à envoyer aux organisateurs ; notamment, sur la résolution d'un système d'équations par inversion d'une matrice de grande taille, la décomposition LU et le SIMO (Single Input, Multiple Output). Par exemple dans la fonction d'égalisation d'un récepteur, une solution consiste à inverser la matrice d'autocorrélation du canal de propagation.

Partenaires :

Cette journée est organisée avec les soutiens du GDR ISIS et du projet européen Horizon H2020 eWINE (conformément à l'accord de la subvention numéro 688116).

Organisateurs :

Programme

Résumés des contributions

Date : 2017-04-25

Lieu : ParisTech Télécom, 46, Rue Barrault, 75013 Paris


Thèmes scientifiques :
C - Algorithme-architecture en traitement du signal et des images

(c) GdR 720 ISIS - CNRS - 2011-2015.