Vous êtes ici : Accueil » Thèmes » Thème C

Identification

Identifiant: 
Mot de passe : 

Mot de passe oublié ?
Détails d'identification oubliés ?

Thème C - Algorithme-architecture en traitement du signal et des images

Directeurs Scientifiques Adjoints

Animateurs

Action Architectures et Applications

Action Méthodes et Outils pour le TdSI

Action Capteurs et Caméras

L'évolution des architectures s'organise autour de deux grandes catégories de systèmes, une première bien connue, est constituée de systèmes possédant une grande puissance de calcul sans prise en compte d'autres contraintes. Une seconde apparaissant jour après jour est la constitution d'une informatique dématérialisée où l'organe central n'est plus l'ordinateur traditionnel mais un ensemble de systèmes nomades coopérants entre eux pour réaliser les traitements liés à une application. Dans ce second cas, les contraintes sont multiples et ne se résument pas à la seule considération du nombre d'opérations effectuées par seconde.

Les algorithmes de traitement du signal, ceux des communications numériques et les méthodes de traitement vidéo doivent être associés à l'une ou l'autre de ces catégories selon l'application et son domaine d'utilisation. Dans ce contexte les nouvelles architectures de type GPU (Graphics Processing Unit) ou MPSoC (MultiProcessor System on Chip) sont naturellement de bons candidats. L'adéquation entre ces architectures massivement parallèles et des algorithmes souvent séquentiels est loin d'être triviale. Il est, dans ce cadre, nécessaire d'une part d'étudier la synergie existante entre l'algorithme à exécuter et le support d'exécution et d'autre part d'étudier les méthodes permettant une extraction efficace du parallélisme présent dans ces algorithmes.

L'utilisation des architectures parallèles (FPGA, GPU, MPSoC) pour l'implémentation des algorithmes de traitement du signal et des images est en pleine mutation. De nouvelles méthodes de programmation parallèles sont proposées (OpenMP, OpenCL, OpenVX, etc.) par les fournisseurs de composants. D'un point de vue méthodologique, les développeurs se heurtent à l'évaluation de ces méthodes et ne sont pas dans la possibilité de pouvoir les tester toutes et sur toutes les plateformes disponibles sur le marché. D'autre part, ces méthodes de programmation ne sont pas supportées sur toutes les cibles et les codes ne sont pas portables d'une cible matérielle à une autre. Le thème C devra permettre aux développeurs de partager leurs expériences sur ces nouvelles méthodes de programmation parallèles. La définition de modèles de programmation "hardware indépendant" reste un objectif d'actualité. L'exploration architecturale à partir de ces modèles doit permettre de faciliter le choix d'une cible matérielle pour une application donnée. De plus, la génération de code optimisé pour une cible devra permettre de passer des modèles de programmation "hardware indépendant" vers les nouvelles méthodes de programmation parallèles disponibles.

Dans les années à venir, le thème C organisera des journées permettant de débattre de ces sujets dans la lignée des Actions thématiques des dernières années. Pour traiter ces problématiques scientifiques le thème C sera organisé autour de trois Actions thématiques :

Action Architectures et Applications

Cette Action a pour vocation de proposer des journées communes avec les autres thèmes du GdR ISIS afin de coupler les domaines algorithmes et architectures. L'objectif est d'explorer d'une part les architectures dédiées et d'autre part les processeurs multi-coeurs et many-coeurs pour des algorithmes de TdSI. Les architectures dédiées à une seule application n'utilisent pas de jeu d'instructions. La spécificité qui les caractérise leur confère des performances maximales – surface, consommation, débit, latence – et un niveau de flexibilité très faible. Les processeurs généralistes présentent quant à eux un degré de flexibilité maximale mais un débit moindre. Le temps de développement d'une application sur processeur avec jeu d’instructions est réduit car il correspond à l'écriture d'un programme dans un langage de plus ou moins haut niveau qui est compilé avant d'être exécuté sur l’architecture. Dans tous les cas, l'exploration architecture se doit d'être menée en prenant en compte conjointement les contraintes algorithmiques et architecturales.

Action Méthodes et Outils pour le TdSI

La problématique des algorithmes, de l'arithmétique et des architectures robustes sera également traitée dans cette action afin de couvrir les besoins croissants de sûreté de fonctionnement et de fiabilité des systèmes électronique. Le développement de méthodes et d'outils pour le choix et l'utilisation de nouvelles plateformes matérielles doit prendre en compte les nouveaux modèles de programmation parallèles disponibles. Ces nouveaux modèles doivent être évalués et comparés pour être en mesure d'en proposer de nouveaux plus performants.

Action Capteurs et Caméras

Cette Action s'intéresse aux capteurs 3D (permettant les traitements intégrés au sein du capteur) et aux architectures massivement parallèles afin d'aboutir à des solutions hautes performances à partir des informations provenant des pixels. La problématique de la faible consommation est également centrale au sein de cette Action et sera régulièrement abordée. Les notions de « smart sensors », « smart camera », « visual sensor network » seront également traitées au sein de cette Action avec la volonté d'intégrer des algorithmes intelligents de traitement du signal (décision, classification, etc.) au plus près du capteur.

Equipes concernées

Environ 200 chercheurs (100 permanents et 100 doctorants), répartis dans 22 équipes participent activement à la vie scientifique du thème C.

Ces équipes sont les suivantes : LIP6 (Paris VI), ETIS (Cergy-Pontoise), GIPSA (Grenoble), Lab-STICC (Lorient, Brest), IRISA-CAIRN (Rennes, Lannion), IETR (Rennes), INRIA (Rocquencourt), IEF (Orsay), LE2I (Dijon, Creusot), LIRMM (Montpellier), CEA-LIST (Saclay), Telecom ParisTech (Paris), Institut Jean Lamour (Nancy), LHC (Saint-Etienne), LASMEA (Clermont-Ferrand), ESIEE (Marne-La-Vallée), LTHR (Toulouse), LEAT (Sophia Antipolis), IMS (Bordeaux), LIFL (Lille), LICM (Metz), ENSTA (Paris).

Réunions du thème C

Journée "Carrières en Signal, Image & Vision" à destination des doctorants - 2019-03-07

Comité de direction du GdR ISIS - 2019-02-04

Réunion du comité de direction - 2018-11-13

Journée thématique « Near Image Sensor Computing » - ISIS/SOC² - 2018-11-09

Optimisation and Inverse Problems in Image Processing - Journée scientifique à la mémoire de Mila Nikolova - 2018-10-15

Réunion du comité de direction - 2018-07-10

Intelligence artificielle et apprentissage sur systèmes embarqués - 2018-06-25

Journées thématiques COWOMO "Conception basée Modèles des Systèmes de Traitement du Signal et de l'Information" à Rennes les 7-8 juin 2018 - 2018-06-07

Réunion du comité de direction - 2018-01-10

Approximate Computing: Consommation et Précision dans les SoCs - 2017-11-28

Assemblée générale 2017 - 2017-11-14

Comité de direction - 2017-10-20

Journées NeuroSTIC 2017 - 2017-10-05

Réunion du club des partenaires du GdR ISIS - 2017-10-04

Comité de direction - 2017-07-07

Embarqué pour le médical - 2017-06-08

Comité de direction - 2017-05-15

Manycore temps réel embarqué et faible consommation - 2017-04-25

Comité de direction - 2017-02-01

Cloud FPGA - 2016-10-19

Comité de direction - 2016-07-07

Caméras et capteurs d'images intelligents. - 2016-07-04

Journées NeuroSTIC 2016 - 2016-06-23

Comité de direction - 2016-02-26

Comité de direction du GdR ISIS - 2015-11-06

Journée "Carrières en Signal, Image & Vision" à destination des doctorants - 2015-11-04

Consommation d'énergie dans les applications de traitement vidéo - 2015-10-09

NeuroSTIC 2015 - 2015-07-01

Caméras et capteurs d'images intelligents - 2015-06-19

Comité de direction du GdR ISIS - 2015-06-08

Assemblée générale 2015 - 2015-03-30

Comité de direction - 2015-02-02

Comité de direction du GdR ISIS - 2014-11-25

Représentations parcimonieuses, échantillonnage compressé et imagerie médicale - 2014-11-19

Co-conception de systèmes hybrides : quand l'instrumentation et les traitements numériques se rencontrent. - 2014-10-31

Acquisition/Echantillonnage comprimé : quelles réalisations/applications pratiques ? - 2014-09-12

Arithmétique pour le traitement de signal et de l'image - 2014-07-03

Journées NeuroSTIC 2014 - 2014-07-01

Reproductibilité en traitement du signal et des images - 2014-01-16

Journée "Carrières en Signal, Image & Vision" à destination des doctorants - 2013-10-11

Standard de compression vidéo HEVC et ses implémentations matérielles / logicielles - 2013-10-02

Utilisation de codes détecteurs et/ou correcteurs d'erreurs pour fiabiliser les traitements numériques au sein de circuits non fiables - 2013-07-02

Journée NeuroSTIC - 2013-06-04

Assemblée générale du GdR ISIS - 2012-11-21

Capteurs d'images pour le TDSI - 2012-09-27

Design and Implementation of Non-linear Image Processing functions for CMOS Image Sensor in 0.35 µm CMOS Technology - 2012-09-13

Résolution de problèmes inverses : optimisation et parallélisation - 2012-06-29

Adéquation Analyse et Architecture - 2011-10-06

Assemblée générale du GdR ISIS - 2011-05-11

BARCAMP Bionic's : colloque inter GDR ISIS, SoC-SIP et Stic-Santé - 2011-03-31

Journées Neuro-STIC - 2011-01-31

Capteurs d'Images Intelligents - 2011-01-20

Modélisation et conception des architectures de systèmes de radiocommunications mobiles - 2010-10-21

Journée bionique : Systèmes embarqués pour la santé - 2010-07-08

Utilisation des GPU pour les applications de traitement du signal et des images - 2010-05-06

Dans cette rubrique

(c) GdR 720 ISIS - CNRS - 2011-2018.