Annonce

Les commentaires sont clos.

Architectures des systèmes matériels enfouis et méthodes de conception associées

12 Mars 2013

Catégorie : Ecole thématique

La 7ème édition de l’Ecole thématique en « Architectures des systèmes matériels enfouis et méthodes de conception associées » (ARCHI’13) aura lieu en Isère, près de Grenoble, du 25 au 29 mars 2013. L’école se passe classiquement dans un lieu relativement isolé, afin de garantir un échange continu et de qualité entre les participants. L’école se déroulera cette année au Col de Porte (45° 17′ 22″ N 5° 46′ 02″ E).

Rendez-vous sur le site http://tima-sls.imag.fr/archi13/index.php?id=inscriptions pour vous inscrire.

 

Cette école thématique organisée tous les deux ans porte sur l’étude et l’analyse des moyens, méthodes et outils existants pour la conception d’architectures de systèmes informatiques matériels dédiés à des applications spécifiques ou à des classes d’applications.

Public concerné : chercheurs, enseignants du supérieur, doctorants, post‐doctorants et ingénieurs d’études et de recherche en informatique, électronique, microélectronique ou dans le domaine des STIC. Les prérequis sont un niveau master dans un de ces domaines.

Les cours sont les suivants :

  • Serge Bernard, LIRMM/CNRS, Montpellier, Du test des circuits intégrés ;
  • Philippe Coussy, LabSTICC, Lorient, Une introduction à la synthèse de haut‐niveau (ou comment générer des architectures matérielles à partir du langage C) ;
  • Steven Derrien, IRISA/Rennes I, Rennes, Optimisation et parallélisation de boucles basées sur le modèle polyédrique ;
  • Benoît Dupont de Dinechin, Kalray, Grenoble, Manycores ;
  • Hervé Fanet, CEA-LETI, Grenoble, Architectures électroniques très faible consommation, solutions adiabatiques ;
  • Laurent Fesquet, TIMA/Grenoble-INP, Grenoble, Penser et concevoir différemment : l'alternative asynchrone ;
  • Olivier Grüber, LIG/UJF, Grenoble, A Guided Tour of Virtualization ;
  • François Pécheux, LIP6, Paris et Dumitru Potop Butucaru (INRIA), Efficient predictability in Manycore Systems for Real-Time ;
  • André Seznec, INRIA, Rennes, De l'usage de la prédiction en microarchitecture ;
  • Hamed Sheibanyrad, TIMA/CNRS, Grenoble, Réseaux‐sur‐puce, systèmes GALS et DVFS, circuiterie asynchrone, et intégration 3D, quatre domaines qui se croisent dans les futures architectures des systèmes multiprocesseur embarqués ;
  • Arnaud Tisserand, CNRS, Lannion, Circuits FPGA et processeurs soft-core.