Annonce

Les commentaires sont clos.

Stage master / PFE : Implémentation d'algorithmes d'aide à la conduite sur FPGA.

16 Novembre 2022


Catégorie : Stagiaire


Contexte de l'étude

Ce stage s'inscrit dans un contexte industriel puisqu'il est financé par l’OpenLab Bordeaux (partenariat d’intérêt scientifique entre Stellantis et le site universitaire Bordelais). Ce travail fait partie d’un projet global de collaboration entre Stellantis et le laboratoire IMS sur les technologies Semiconducteur, la conception de circuits numériques et les systèmes sur puce (SOC).

Dans le cadre de la nouvelle architecture électricité électronique des véhicules électriques du groupe Stellantis, les nouvelles fonctionnalités d’aide à la conduite (ADAS) et d’info-divertissement et de connectivité, nécessitent le développement de systèmes embarqués hautes performances (HPC). Ces calculateurs intègrent des SOCs conçus spécifiquement pour l’environnement automobile.

Dans ce contexte il est primordial en phase de définition et d’exploration de disposer de méthodes et d’outils pour dimensionner ces calculateurs.

Déroulement du stage

Le stage se déroulera au laboratoire IMS sur une durée de 6 mois avec une forte interaction des équipes Innovation Stellantis basées en région parisienne. Il a pour objectif de définir et mettre en œuvre une méthodologie de conception basée sur des modèles (Model based Design), de la définition des fonctionnalités et algorithmes associés à la mise en œuvre sur plateforme numérique FPGA dédiée. Sur une fonction spécifique de traitement vidéo d’aide à la conduite défini avec les équipes ADAS Stellantis, les principaux objectifs du stage sont :

  • Développer une méthodologie de conception par modèle et simulation sur la chaine outillée MATLAB/SIMULINK en détaillant les différentes étapes, de la décomposition fonctionnelle système à l’allocation élémentaire hardware et software.
  • Mettre en place une solution d’intégration sur une plateforme FPGA prédéfinie par prototypage rapide et codage automatique
  • Bâtir les métriques d’évaluation de l’allocation HW et SW pour la fonction : mémoire utilisée, temps de latence, charge CPU ….

Compétences techniques

Connaissance en développement FPGA pour au moins une des cibles suivantes Microsemi A3Pxxx, Igloo2/PolarFire, Xilinx, et SoC Microsemi ou Altera entre autre.
Des connaissances en model based design (Matlab Simulink/HDL Coder)

Quelques précisions :
Quelques déplacements occasionnels sur les sites STELLANTIS Région parisienne.

Contact

camille.leroux@ims-bordeaux.fr